



Arquitectura De Computadoras

Fase 2

Proyecto Final

Profesor: Jorge Ernesto Lopez Arce Delgado

José Manuel Alvarez Flores

Héctor Ventura Pérez

Sección D03

Introducción

En esta segunda fase del proyecto final se desarrolló la implementación del *single datapath* de 32 bits para la arquitectura MIPS utilizando código Verilog, enfocándose principalmente en la ejecución de instrucciones tipo I y en la integración de nuevos módulos necesarios para el funcionamiento correcto del sistema. Además, se trabajó en la validación del *datapath* mediante archivos de prueba proporcionados, así como en la preparación de la arquitectura para futuras aplicaciones de *pipeline* mediante el uso de buffers y señales sincronizadas por reloj.

De igual manera, se avanzó en el desarrollo del programa ensamblador y en el proceso de conversión a código máquina, permitiendo generar los archivos necesarios para cargar la memoria de instrucciones y verificar el comportamiento esperado del procesador. Finalmente, esta fase también incluye la documentación y descripción de los módulos implementados, mostrando el funcionamiento y la integración de cada componente dentro del sistema.

Objetivo

Diseñar un “datapath” con arquitectura tipo MIPS de 32 bits capaz de ejecutar las 28 instrucciones previamente definidas por nosotros.

Objetivos particulares

- Fase 1:
 - Diseñar los módulos necesarios para crear el datapath que permita ejecutar las instrucciones de tipo R de la tabla 1 y tabla 2.
- Fase 2:
 - Agregar los módulos necesarios al datapath para poder ejecutar las instrucciones de tipo I de la tabla 1 y tabla 2.
- Fase 3:
 - Agregar los módulos necesarios para completar el datapath de MIPS de 32 bits para que sea capaz de ejecutar las instrucciones tipo J.

- Fase 4:
 - Crea un algoritmo en código ensamblador, utilizando solo las instrucciones de la tabla 1 y tabla 2.
 - Dicho código debe ser “decodificado” a código binario/maquina, el cual será pre-cargado a la memoria de instrucciones para que el datapath lo ejecute.
 - Crear un programa/script que realice la “decodificación” de su código ensamblador (se recomienda Python).

Desarrollo

En esta fase del Proyecto Final, se realizó la implementación del “single datapath” de MIPS de 32 bits para ejecutar Instrucciones tipo I. En la fase 1, se contaba sólo con instrucciones de tipo R, por lo que se modificó algunos módulos del Datapath, además de añadir unos nuevos, para así poder ejecutar instrucciones de tipo I como addi, andi, ori, slti, lw, sw y beq. Para que esto fuera posible, se añadieron nuevas señales a la unidad de control como ALUSrc, RegDst y Branch.

Las estructuras tipo I en la arquitectura MIPS se utilizan para operaciones aritméticas/lógicas con constantes, transferencias de memoria y saltos condicionales. La principal diferencia con las instrucciones tipo R vistas en la fase 2 es que las de tipo R operan exclusivamente entre registros, mientras que las tipo I operan entre un registro y una constante o dirección de memoria.

Conclusiones

En esta segunda fase del proyecto, se logró implementar y comprender el funcionamiento un datapath MIPS de 32 bits capaz de ejecutar instrucciones tipo R y tipo I utilizando Verilog. Se lograron incorporar nuevos módulos y señales de control para soportar operaciones aritméticas, lógicas, acceso a memoria y saltos condicionales, también se agregaron buffers intermedios. Esta fase permitió comprender mejor la organización interna de un procesador MIPS y la importancia de cada módulo dentro de un datapath.

Referencias

Gasparetto, A. (2014). MIPS instruction set. Università Ca' Foscari Venezia.
https://www.dsi.unive.it/~gasparetto/materials/MIPS_Instruction_Set.pdf

MIPS Technologies. (2016). MIPS® architecture for programmers volume II-A: The MIPS32® instruction set manual (Rev. 6.06). MIPS Technologies, Inc.